DIALOG(R)File 352:Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

008349347

\*\*Image available\*\*.

WPI Acc No: 1990-236348/199031 Related WPI Acc No: 1999-127509

XRAM Acc No: C90-102318 XRPX Acc No: N90-183163

Crystalline semiconductor thin film prodn. - by contacting amorphous semiconductor film surface with planar graphite jig to heat treat it

Patent Assignee: EPSON CORP (SHIH )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 2165620 A 19900626 JP 88321362 A 19881220 199031 B

Priority Applications (No Type Date): JP 88321362 A 19881220

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 2165620 A 6

Abstract (Basic): JP 2165620 A

Method comprises contacting the surface of an amorphous semiconductor thin film deposited on an amorphous insulation substrate, with a planar graphite jig having a dot-like projecting structure to heat treat the thin film until it is recrystallised.

USE - For semiconductor wafer prodn. facilities.

Dwg.2g/2

Title Terms: CRYSTAL; SEMICONDUCTOR; THIN; FILM; PRODUCE; CONTACT;

AMORPHOUS; SEMICONDUCTOR; FILM; SURFACE; PLANE; GRAPHITE; JIG;

HEAT; TREAT

Derwent Class: J04; L03; U11; U13

International Patent Class (Additional): C03B-001/02; H01L-021/20

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03190120 \*\*Image available\*\*

CRYSTAL GROWTH OF SEMICONDUCTOR THIN FILM

PUB. NO.: **02-165620** [JP 2165620 A]

PUBLISHED: June 26, 1990 (19900626)

INVENTOR(s): TAKENAKA SATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.: 63-321362 [JP 88321362]

FILED: December 20, 1988 (19881220)

INTL CLASS: [5] H01L-021/20; H01L-021/263; C30B-001/02

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 13.1 (INORGANIC

**CHEMISTRY** -- Processing Operations)

JAPIO KEYWORD:R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 978, Vol. 14, No. 429, Pg. 29,

September 14, 1990 (19900914)

#### **ABSTRACT**

PURPOSE: To manufacture a thin film semiconductor device having excellent characteristics by a method wherein an amorphous semiconductor thin film is placed on a flat graphite jig having dot-shaped protrusions with arbitrary intervals so as to bring the surface of the amorphous semiconductor thin film into contact with the protrusions and subjected to a low temperature thermal treatment to recrystallize the amorphous thin film.

CONSTITUTION: An amorphous silicon thin film 1-2 is placed on a flat graphite jig 1-3 having dot-shaped protrusions 1-4 so as to bring the surface of the amorphous silicon thin film 1-2 into contact with the protrusions 1-4. Then the amorphous silicon thin film is subjected to a low temperature thermal treatment at 500 deg.C-700 deg.C for solid growth. As the solid growth progresses, crystal grains growing from both the directions collide with each other at the middle point between the two adjoining contact points 1-6 to form a crystal grain boundary 1-7. Thus, a large grain diameter polycrystalline silicon thin film whose positions of the crystal grain boundaries are controlled by the intervals between the dot-shaped protrusions is formed. With this constitution, a silicon thin film having excellent characteristics can be formed.

# 訂正有り

# 個日本国特許庁(JP)

**m**特許出頭公開

#### 四公開特許公報(A) 平2-165620

Mint. Cl. 3

識別記号

庁内整理番号

@公開 平成2年(1990)6月26日

21/20 H 01 L // C 30 B 1/02

7739-5F

8618-4G

審査請求 未請求 請求項の数 1 (全6頁)

半導体薄膜の結晶成長方法 の発明の名称

> 图 昭63-321362 204等

頭 昭63(1988)12月20日 29出

@発明者

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

セイコーエブソン株式 包出 質

東京都新宿区西新宿2丁目4番1号

会社

外1名 弁理士 上柳 雅普 個代 理 人

#### 1、 発明の名称

半導体存膜の結晶成長方法

#### 2. 特許請求の範囲

非品質組織基板上に、非晶質半導体薄膜を堆積 させ、 鉄非品質半導体薄膜を500℃~700℃ の低温熱処理により再結晶化させる半導体薄膜の お品成長方法において、 任意の間隔をおいてドッ ト状の突起構造を有する平面グラファイト准具の 上に、前記非品質半導体薄膜の表面を接触させて 設置して低温熱処理することにより前記非品質率 膜を再結晶化させることを特徴とする半導体再膜 の結晶成長方法。

#### 発明の詳細な説明

#### [ 産業上の利用分野]

本発明は、 石英基板あるいはガラス基板のよう な非晶質絶縁基板上に結晶性の優れた半導体揮開 を成長させる方法に関する。

### [従来の技術】

非品質絶縁基板あるいは非品質絶縁膜上に, 箱

基方位の揃った結晶粒径の大きな多結晶シリコン 存成 あるいは単結晶シリコン薄膜を形成する方 法比 SOI(Silicon On Insu 1ator)技術として知られている。 大きく分類すると 桐道形成技術。產業因書)。 再結晶化法 エピタキシャル法 絶縁層温の込み 法、貼り合わせ法という方法がある。 再結晶化法 レーザーアニールあるいは電子ビームアニ ールによりシリコンを溶験再結晶化させる方法と、 溶融する温度までは昇温させずに関相成長させる 盟相成長法の2つに分類される。 比較的低級で再 結晶化できるという点で固相成長法が優れている。 550℃の低温熱処理にもかかわらずシリコン算 膜の結晶粒が成長したという結果も報告されてい (IEEE Electron Devic Letters, vol. EDL-8, No. 8, p361, August 1987 }.

# [本発明が解決しようとする課題]

前記選組成長法においては、結晶成長の始点と なる単結晶シリコンシードが必要となる。 眩単結 レーザービームあるいは電子ビームのようなエネルギービームを基板の会面にわたって走査させて結晶成長させるような使来の方法では、エネルギービーム履射を走査することによる結晶成長の不均一が生じる。 表面形状は凹凸が大きい。 また非晶質絶縁基板の反りも問題となる。 特に軟化温

記非品質学事体際膜の表面を接触させて設置して 低温熱処理することにより前記非品質薄膜を再結 品化させることを特徴とする。

#### 「写真例]

、第1回(a)に於て、 1-1は非品質能級基板 である。 石英基板あるいはガラス基框などが用い られる。 B10』で覆われたSi基板を用いるこ ともある。 石英基板あるいはSiOz で覆われた S1番板を用いる場合は1200℃の高温プロセ スにも耐えることができるが、 ガラス基板を用い る場合は軟化温度が低いために約800℃以下の 低温プロセスに制限される。 はじめに非品質組織 基板1-1上に非品質シリコン薄膜1-2を堆積 させる。政非品質シリコン薄膜1~2は一様で、 兼小な結晶子は含まれておらず結晶成長の核が金 く存在しないことが望ましい。 LPCVD法の場 合は、デポ温度がなるべく低くて、デポ速度が早 い衆件が適している。 シランガス(SiH。)を 用いる場合は500℃~580℃程度、ジシラン ガス (SieHe) を用いる場合は300℃~50 皮の低いガラス高板を用いた場合にはこの問題は 大きくなる。また、エネルギーピームを制弾性よ く走査するための高価な装置が必要となる。

#### [舞風を解決するための手段]

本発明の半導体専業の結晶成長方法は、非晶質 能縁基板上に、非晶質半導体審点を堆積させ、数 非晶質半導体審膜を500℃~700℃の低温 処理により再結晶化させる半導体審調の結晶成長 方法において、任意の関隔をおいてドット状の変 起標達を有する平面グラファイト治具の上に、終

○で程度のデポ温度で分解堆積が可能である。 ト リシランガス(SiュH.)は分解温度がより低い。 デポ温度を高くすると堆積した農が多結晶になる ので、Siイオン注入によって一旦非晶質化する 方法もある。 プラズマCVD法の場合は、 基根温 皮が富温から500℃以下の低温でも成膜できる。 また、デポ直前に水素プラズマあるいはアルゴン プラズマ処理を行えば、 基板表面の清浄化と成業 を連続的に行うことができる。 先輩起CVD法の 場合も500℃以下の低温デポ及び基板表面の措 浄化と成膜を連続的に行うことができる点で効果 的である。 BB 蒸着 法等のような高真空蒸着法の 場合は膜がポーラスであるために大気中の酸素を 萬中に取り込み易く、 結晶成長の妨げとなる。 のことを防ぐために、 臭空雰囲気から取り出す前 に300℃~500℃程度の低温熱処理を行い業 を設密化させることが有効である。 スパッタ法の 場合も高真空蒸着法の場合と同様である。

次に、第1図(b)に示されるように、 ドット 状の突起構造1-4を有する平面グラファイト製 使いてこの様に平面グラファイト製冶具の上に おかれた非品質シリコン薄膜を、 石英アニール炉 の中にいれて 5 0 0 ℃~ 7 0 0 ℃の低温無処理を 行い、 前配非品質シリコン薄膜を関相成長させる。 アニール雰囲気としては、 窒素ガス、 水素ガス、 アルゴンガス、 ヘリウムガスなどを用いる。 1 ×

0 0 ℃として述べてきたが、 叉に低温例えば 4 0

界の場所が制御された大粒後多結晶シリコン薄膜

が作製される。 第1図(e)は、 鉄大粒強多結晶

シリコン薄膜を示している。

10-4か51×10-1\*Torrの資真空雰囲気で アニールを行ってもよい。 雰囲気ガスの1000 でにおける熱伝導率は、 蛮素ガスで約7。 4×1 O·=(W/m·K), アルゴンガスで約5. O×1 O-\*(W/m·K)。 ヘリウムガスで約41. 9× 10-t(W/m-K)。 水素ガスについても何程度 である。 前に述べたグラファイトの熱伝導率の値 はこれらに比べて2~3折も大きい。 従って, 平 面グラファイト製冶具1-3のドット状の突起槽 造1-4との接触点1-6がシードとなり、 鉄シ - ドを中心として放射状に前記弁品質シリコン等 第1-2が固相成長を始める。この様子を第1回 (c)に示す。1-5は、ドット状の突起構造1 - 4と非品質シリコン薄膜1-2との接触点1-6 をシードとして固相成長した結晶相を示してい る。 このように固相成長の始点となるシードが、 アニール雰囲気ガスよりも急伝導率の高い権賃を 接触させることによって生成されるので、 関相威 長の為の熱処理温度をより低温にすることが可能 になる。これまでは、熱処理温度は500℃~7

双にしたがって登明する。 第1回 (e) に示すよ うに、結晶粒界1~7の位置が分かっているので この場所を遊けて、 結晶相1-5をチャネル領域 となるように存成トランジスターを作製する。 前 述のようにして作製された大粒径多結晶シリコン 遠路基版を第2図(a)に示す。、2-1は非晶 黄絶縁基板である。 2-2は関相成長により形成 された結晶相である。2~3は結晶粒界である。 次に前記シリコン寒膜をフォトリソグラフィ法に よりパターニンして第2回(b)に示すように鳥 状にする。この時、結晶相2-2が島状パターン の中心部になるようにパターニングする。 \* C 第2図(c)に示されているように、ゲート酸化 膜2-4を形成する。 該ゲート酸化膜の形成方法 としてはLPCVD法、 あるいは光瞭起CVD法 あるいはプラズマCVD法 ECRプラズマCV D法 あるいは高真空蒸着法、あるいはプラズマ 酸化法 おるいは高圧酸化決などのような500 で以下の低温方法がある。 液低温方法で成膜され たゲート酸化酸は、 熱処理することによってより

設密で非確単位の少ない優れた膜となる。 非晶質 絶縁基板 2 − 1 として石英基板を用いる場合は、 熱酸化決によることができる。 鉄熱酸化決には d r y 酸化法とwet酸化法とがあるが、 酸化温度 は 1 0 0 0 ℃以上と高いが顕質が優れていること から d r y 酸化法の方が速している。

親いて第2図(e)に示すように、前記ゲート 電価2-5をマスクとして不能物をイオン注入し、

ら数μm程度が普通である。 塞化膜の形成方法としては、 LPCVD 法あるいはプラズマCVD法などが簡単である。 反応には、 アンモニアガス (NH3) とシランガスと窒素ガスとの混合ガスなどあるいはシランガスと窒素ガスとの混合ガスなどを用いる。

ここで、水素プラズマ法、あるいは水素イオン 注入法、あるいはプラズマ蜜化膜からの水素の拡 散法などの方法で水素イオンを導入すると。 ゲート酸化膜界面などに存在するダングリングボンド などの欠陥が不活性化される。この様な水素化工 程は、層間地縁度2-9を積層する前におこなっ てもよい。

次に第2回(8)に示すように、前記層間絶縁 膜及びゲート絶縁質にコンタクトホールを形成し、 コンタクト電極を形成しソース電極2-10およ びドレイン電極2-11とする。 該ソース電極及 びドレイン電極は、アルミニュウムなどの金属材 料で形成する。 この後にして海膜トランジスタが 形成される。

自己整合的にソース領域2-6およびドレイン値 城2-7を形成する。 同図に於て2-2はまった くの結晶領域であり、 これはMOS型非黒トラン ジスタのチャネル領域となる。 結晶拉界2-3は ドレイン領域2-7の中に埋もれるので、 トラン ジスタ特性にはなんら悪影響を与えない。 前記不 純物としては、 N c h トランジスタを作製する場 合はP・あるいはAs・を用い、Pchトランジ スタを作製する場合はB・存を用いる。 不純物派 加方法としては、イオン注入方の他に、レーザー ドーピング法あるいはプラズマドーピング法など の方法がある。 2-8で示される矢印は不純物の イオンピームを表している。 前記非品質絶縁基復 2 - 1 として石英基板を用いた場合には触拡散法 を使うことができる。 不頼物温度は、1x10! から1×10\*\*cm-\*程度とする。

続いて第2図(4)に示されるように、 層間地 様度2~9を復居する。 数層関絶縁器材料として は、 酸化粧あるいは窒化粧などを用いる。 絶縁性 が良好ならば繋厚はいくらでもよいが、 数千人か

#### [発明の効果]

非品質的練芸板上に結晶粒界の場所が制御された結晶性の優れたシリコン薄類を作製することが可能になったのでSOI技術の発展に大きく寄与するものである。 グラファイトなどのような熱伝導率の高い材質の冶具を用いることによってシードを形成するのでフォト工程など、 工程数はまっ

たく地えない。 600 ℃以下の低温のプロセスでも作製が可能なので、 価格が安くて耐熱温度が低いがラス芸板をもちいることができる。 優れたシリコン薄膜が得られるのにかかわらずコストアップとはならない。

固相成長法において、 熱処理の雰囲気ガスよりもきわめて大きな熱伝導率を有する材質で作成された治具を、 非品質シリコン薄膜に接触させて熟処理することによって、 前記非品質シリコン 薄膜上に温度差が生じ、 この接触点は 雰囲気がス よりも高い温度となる。 この様にしてシードが形成される。 従って、 固相成長のための熱処理温度を更に低温にすることが可能になる。

非品質絶縁基板上に優れた特性の薄膜トランジスタを作製することが可能となるので、ドライバー回路を同一基板上に集積したアクティブマトリクス基板に応用した場合にも十分な高速動作が実現される。さらに、電波電圧の低減、消費電波の低減、信頼性の向上に対して大きな効果がある。また、600℃以下の低温プロセスによる作製も

できる.

以上薄膜トランジスタを例として説明したが、 パイポーラトランジスタあろいはヘテロ接合パイポーラトランジスタなど薄膜を利用した素子に対しても、本発明を応用することができる。 また、三次元デバイスのようなSOI技術を利用した素子に対しても、本発明を応用することができる。4. 図面の簡単な説明

第1図(a)から(e)は、本発明における半 事体再携の結晶成長方法を示す工程断面図である。 第1図(f)は、平面グラファイト製冶具の平 面図である。

第2回(a)から(g)は、本発明を、 神政トランジスタに応用した場合の例を示す神政トランジスタの工程図である。

1-1; 非品質絶縁基板

1-2;非晶贯半導体存價

1-3 ; 平面グラファイト製冶具

1-4; ドット状突起構造

可能なので、アクティブマトリクス基板のてい価格が及び大面積化に対してもその効果は大きい。

石英基板やガラス基板だけではなく、 サファイア基板 (AlzOz) あるいはMgO・AlzOz, BP, CaFz等の結晶性絶縁基板も用いることが

1-5 ; 結晶相


1-7 ; 結晶粒界

2-2 ; 結晶相


以上

出頭人 セイコーエブソン株式会社 代理人弁理士 上柳積巻 ((位1名)


# 特開平2-165620(6)




第 1 図



第 2 図



第 1 図



第 2 図